温馨提示:若当下载文件因格式错误无*常识别打开时,请尝试将文件扩展名改成zip然后再解压试试哦(若文件可以正常打开请忽略此建议)
温馨提示:若当下载文件因格式错误无*常识别打开时,请尝试将文件扩展名改成pdf试试哦(若文件可以正常打开请忽略此建议)
相环不断尝试使输出相位跟踪输入相位。因此如果参考输入没有相位噪声,锁相环会试图将输出相位噪声降低到零,即使VCO本身存在相位噪声。
,产生一个平均电压。该电压经过低通滤波器后输入到VCO中。VCO抽象为一个输入电压,输出相位的电路,根据第八章的模型,VCO的传递函数表示为:
并非一直为0,而是存在一个窄脉冲,脉冲宽度为B上升沿到两个D触发器重置之间时间差,也即与门到触发器重置线路的时延。如果A和B完全同相,则
复制到M3。M4和M6之间以及M3和M5之间的不匹配会在上升和下降电流中显现出来。拓阔增大电流源晶体管可以降低随机失配,但是会导致电荷注入和时钟串扰恶化。
对于简单PLL的第二个缺点,I类PLL捕获范围低的原因是鉴相器PD在其两个输入频率不一致时无法好好工作。解决办法是引入鉴频鉴相器,phase/frequencydetectorPFD。
经过低通滤波器和放大器后输入到VCO中。PFD首先作为鉴频器,把VCO的频率推至与输入频率相同,然后作为鉴相器,锁定Loop的相位。
由于VCO引起的锁相环输出相位噪声等于式子(9.51)的模的平方乘以VCO的相位噪声。结合第八章的VCO相位噪声表达式,可得:
考虑9.43(b)所示的电荷泵电路。M1和M2的反型层携带一定量的电荷,分别在开启和关闭时吸收和释放这些电荷。由于M1和M2尺寸和过驱动电压不同,因此两者的电荷吸收和释放无法相互抵消,这会影响控制电压。
PLL的一个实用特性:倍频,产生数倍于输入频率的输出频率。实现方法是将PLL输出频率利用分频器进行M分频后反馈至输入。
由于相位和频率为线性、时不变相关,式(9.6)的结论也可应用于频率:当输入频率缓慢变化时,输出频率将跟随。
有话要说...